提起cmos电平（cmos接地是输出高电平吗） 大家在熟悉不过了，被越来越多的人所熟知，那你知道cmos电平（cmos接地是输出高电平吗） 吗？快和小编一起去了解一下吧！

Cmos电平(cmos接地是输出高电平吗)

【资料图】

在设计中，我们经常会遇到很多需要转换的信号电平，因为不同设备之间通信的前提是保证信号电平一致，这就需要了解不同信号的电平标准。

在了解有哪些等级标准之前，我们先来了解以下几个基本概念:

高输入电平(Vih):当逻辑门的输入为高时，允许的最小输入高电平。当输入电平高于Vih时，输入电平被视为高电平。

输入低电平(Vil):当逻辑门的输入为低时，允许的更大输入低电平。当输入电平低于Vil时，输入电平被视为低电平。

输出电平(Voh):保证逻辑门输出为高时输出电平的最小值，逻辑门输出为高时的电平值必须大于这个Voh。

输出电平(Vol):保证逻辑门输出低时输出电平的更大值，逻辑门输出低时的电平值必须小于这个Vol。

阈值电平(Vt):所有数字电路芯片中都有一个阈值电平，就是电路刚刚勉强翻转时的电平。

最常见的是TTL和CMOS电平

我们先来看看他们的标准。

晶体管三极管结构。

VCC:5V；

Vo > = 2.4v，VOL=2V，VILA，逻辑0(负逻辑电平)为A>B状态，A、B电压差不小于200mV。

除了以上的TT优优资源网L，CMOS，RS232，RS485，还有很多其他的层次，比如PECL，LVDS，HCLS的吕优优资源网的差分层次。我们先来看看它们的内部结构。

HCSL级内部结构:

LVDS内部结构:

如果你对其他差分级别感兴趣，我会再写一篇文章详细讲解。

原文:卧龙会-于景龙